Full text · 原文
1,325 字
科技日报记者 刘霞<br>
韩国工业技术研究所和浦项科技大学科学家开发出一项新工艺，能稳定堆叠10余片超薄半导体芯片，由此实现了约4倍于商用高带宽存储器（HBM）的集成密度。这一突破有望缓解人工智能（AI）面临的存储瓶颈。相关论文发表于新一期《工程成果》杂志。<br>
以ChatGPT、图像生成AI和自动驾驶为代表的AI服务有一个共同要求：必须以极高速度处理海量数据。为提升AI芯片的性能，科学家不再一味横向铺展芯片，而是让其垂直堆叠，就像城市用地紧张时，以摩天大楼取代独栋房屋一样。HBM正是通过垂直堆叠多个存储芯片构建而成。<br>
然而，堆叠超薄芯片面临极大难题。当芯片厚度减至数十微米，变得比头发丝还细时，多层堆叠便极易诱发弯曲、翘曲甚至断裂。随着层数增加，堆叠难度显著提升。<br>
为突破上述局限，团队将转移印刷与原位黏合两种技术融合在同一个工艺平台上。转移印刷负责将芯片精准放置到目标位置；原位黏合则使芯片在转移过程中同步完成键合。这一集成方法使芯片的转移、放置和电气互联一气呵成。<br>
为验证新工艺，团队制备了厚度约14微米的超薄硅芯片，每片都集成垂直电信号路径和横向再分配布线，这种结构极其适合多层集成。利用该工艺，在低温（低于180℃）和低压（低于2万帕斯卡）的温和条件下，成功堆叠了10余片超薄芯片。结果显示，即便多次堆叠之后，层间对准误差依然极小，结构翘曲也被显著抑制，所得的集成密度（总封装厚度）内可堆叠的芯片层数约是传统12层HBM结构的4倍。换句话说，在同样垂直高度内，能够容纳数倍于以往的芯片。<br>
这项技术一旦商业化，将极大提升给定空间内的芯片集成度，从而显著增强AI半导体的性能，因此有望成为未来高性能AI芯片与下一代存储系统的关键技术。此外，该技术还可拓展至基于小芯片的异构集成和下一代微型LED显示器，展现出广阔的应用前景。5465942026-07-14 01:45:00:0刘霞科学家开发出芯片堆叠新工艺，将高带宽存储器集成密度翻两番1388国际科技新闻国际科技新闻<br>
https://www.stdaily.com/web/gjxw/pic/2026-07/13/546594_ceb8d2e2-e84d-46ff-a03f-894c28e52b5dcopy.jpg<br>
https://www.stdaily.com/web/gjxw/pic/2026-07/13/546594_ceb8d2e2-e84d-46ff-a03f-894c28e52b5dcopy.jpg<br>
https://www.stdaily.com/web/gjxw/pic/2026-07/13/546594_ceb8d2e2-e84d-46ff-a03f-894c28e52b5dcopy.jpg<br>
https://www.stdaily.com/web/gjxw/pic/2026-07/13/546594_ceb8d2e2-e84d-46ff-a03f-894c28e52b5dcopy.jpghttps://www.stdaily.com/web/gjxw/2026-07/13/content_546594.htmlnull科技日报101/enpproperty-->